SJ 50597.55-2002 半导体集成电路JSC320C25型数字信号处理器详细规范
|
ID： |
C08A9DBF939C48E19964126B0D6FAB42 |
|
文件大小(MB)： |
0.9 |
|
页数： |
20 |
|
文件格式： |
|
|
日期： |
2024-7-28 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 5962 SJ 50597/55—2002,ヰ导体集成电路,JSC320C25型数字信号处理器,详细规范,Semiconductor integrated circuits,Detail specification for JSC320C25,digital signal processor,2002-01-31 发布2002-05-01 实施,中华人民共和国信息产业部 批准,目 次,1范围 1,1.1主题内容,1.2适用范E,1.3分类 1,2引用文件 3,3要求. 3,3.!详细要求.. 3,3.2 设计、结构和外形尺寸.. 3,3.3 引线材料和涂覆.. 8,3.4 电特性 8,3.5 时序图. 9,3.6 电试验要求. ：..9,3.7 *.. . . . 11,4质量保证规定. 11,4.1 抽样和检验. .. .11,4.2 筛选.. 11,4.3 鉴定检验. 13,4.4 质量一致性检验 13,4.5 检验方法. 17,5 交货准备 17,5.1 包装要求. 17,6说明事项 17,6.1 订货资料 17,6.2 缩写词、符号和定义 17,6.3 替代性 17,6.4 操作.. 17,中华人民共和国电子行业军用标准,半导体集成电路,JSC320C25型数字信号处理器详细规范 SJ 50597/55-2002,Semiconductor integrated circaits,Detail specification for JSC320C25 digital signal processor,1范钧,M主题内容,本规范规定了半导体集成电路JSC320c25型数字信号处理器（以下简称器件）的详细要求.,1.2适用范,本规范适用于器件的研制、生产采购,L3分类,本规范给出的器件按器件型号、器件等级、封装形式分类,1.3.I 器件编号,器件编号应按GJB 597A—96《半导体集成电路总规范》3.6.2的规定.,1.3.1.1 器件型号,器件型号如下:,器件型号器 件 名 称,JSC320C25 数字信号处理器,1.3. L2器件等级,器件等级为GJB 597A第3.4条规定的B级和B1级.,1.3.1.3封装形式,封装形式如下:,类型外形代号,G PGA68,1.3.2绝対最大额定值,绝对最大额定值如下:,电源电压：匕2=ー。.3.7 V,输入电压キ匕=-0.3.7 V,输出电压『% = -0.3.フ V,功耗:ア口於1500 mW,中华人民共和国信息产业部2002f 171发布20024)5-01 实施,1,SJ 50597/55—2002,贮存温度:兀けユ65.150 ℃,引线耐焊接温度（ios）： rh^3oo℃,热阻（结一外壳）協收）=6PW,结温! 7；^150 ℃,1-3.3推荐工作条件,推荐工作条件如下:,电源电压! 匕d=4.5 V.5.5 V, た=0 V,工作环境温度:7\ = "55 ℃~125 ℃,输入电容:C05pF,输出电容:qwiSpF,内部时钟:在Xi和X2/CLKIN之间连接一晶体可启动内部振荡器（见图1）,晶振时钟频率,人=6フ.40.96 MHz,串行口频率ん产。.5120 MHz （串行口参数在最小为1.25 MHz下测试,为全静,态,エメ）Hz时仍能工作.）电容C】=10pF, C2=10pF,Xt Xj/CLKINi,cr 101——,H 1 内部时钟,外部时钟:ー个外部频率源可用来将频率直接输入给Xz/CLKIN?而X1不被连接（见图2）,时,钟周期足.（CLKOUT1/CLKOUT2） =97.7 .597 ns，时钟周期た（3（CLKIN） =24,4 .150 ns.,+5V,CLK1 卜,T —,10k 0,74HC40,47k 0,47pF xys,0<47p5F 二〇pF 0J U F,1.8 UH,2外部时钟,2,SJ 50597/55—2002,2引用文件,GB 3431.2—86半导体集成电路文字符号 引出端功能符号,GB 3834—82半导体集成电路CMOS电路测试方法的基本原理,GB/T 4728.12-1996电气图用图形符号 二进制逻辑单元,GJB 548A—96,GJB 597A—96,微电子器件试验方法和程序,半导体集成电路总规范,SJ/T 10734-96半导体集成电路文字符号电参数文字符号,3要求,3.1 详细要求,各项要求应按GJB 597A和本规范的规定,3.2 设计、结构和外形尺寸,设计、结构和外形尺寸应按GJB 597A和本规范的规定.,1 2.I引出端排列和功能框,引出端排列应符合图3的规定.功能框图见图4.,L,K,J,H,G,F,E,D,C,B,A,1 2 3 4 5 6 7 8 9 10 11,仰视图,3,下载,SJ 50597/55—2002,志,俯视,2引出端排列,引出端功能符号,引出端,序号ノ座标,功能符号,引出端,序号/座标,功能符号,1/A6 微处理器/微机方案mpVmc 17/E2,并行数字总线,D,2/B6,并行数字总线,Dis ___ 18/F1 Do,_3/A5 Dm 19/F2 同步输入SYNC,4/B5 Db 20/G1,外部用户中断输入,INTo,5/A4 Di? 21/G2 INTt,6/B4 Dn 22/H1 而,7/A3 D]0 23/H2 电源Vdd,8/B3 Dg 24/J1 串行数据接收输入DR,9/A2 Ds ____25/J2 接收输入帧同步脉冲FSR,10/B1 地V$s 26/K1 并……
……